Requested Patent

JP63128736

Title:

SEMICONDUCTOR ELEMENT

**Abstracted Patent:** 

JP63128736

Publication Date:

1988-06-01

Inventor(s):

NISHIMURA YOSHIRO

Applicant(s):

**OLYMPUS OPTICAL COLTD** 

Application Number:

JP19860274173 19861119

Priority Number(s):

IPC Classification:

H01L23/04; H01L23/28; H01L23/32; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To dispose a plurality of semiconductor chips in three dimensions on a loading substrate and to decrease a required area per one chip so that chip board composition of high mounting density can be realized, by fixing a first semiconductor chip on a loading substrate and disposing a second semiconductor chip in three dimensions on the first semiconductor chip and connecting the respective semiconductor chips with respective conductive patterns on the loading substrate and sealing the respective semiconductor chips.

CONSTITUTION:A first semiconductor chip 2 is fixed on a loading substrate 1, which consists of ceramics and glass-epoxy resin and the like, by die bonding. Bonding pads of the chip 2 are connected with conductive patterns, which are formed on the loading substrate 1, by the use of bonding wires 3, and next a cap 4 is put and sticked on the substrate 1 so as to seal the substrate 1. Bonding pads of a second semiconductor chip 5 fixed on the cap 4 are connected with the conductive patterns on the substrate 1 by the use of bonding wires 6. Sealing resin of a polyimide group is potted to entirely seal the cap 4, which seals the first semiconductor chip 2, and the second semiconductor chip 5 mounted on the cap 4.

## 19日本国特許庁(JP)

10 特許出願公開

# 母公開特許公報(A)

昭63-128736

Dint.Cl.⁴

識別記号

广内整理番号

母公開 昭和63年(1988)6月1日

H 01 L 23/04

23/28 23/32 23/32 23/52 25/08 Z-6835-5F Z-6835-5F E-8728-5F

8728-5F Z-7638-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

半導体素子

②特 顧 昭61-274173

**登出 顧 昭61(1986)11月19日** 

70発明者 西

**芳**郎

東京都改谷区幡ケ谷2丁目43番2号 オリンパス光学工業

の出 題 人 オリンパス光学工業株

株式会社内 東京都設谷区幡ヶ谷2丁目43番2号

式会社

②代 理 人 弁理士 最上 健治

#### 穷 推 者

#### 1、発明の名称

半導体素子

#### 2. 特許建立の結構

接取基板に第1の半導体チップをダイボンドにより図着し、放第1の半導体チップ上に第2の半 導体チップを立体的に配置して、各半導体チップ をそれぞれ搭載基板上の幕電パターンに接続する と共に、各半導体チップを対止したことを特徴と する半導体素子。

### 3. 発明の詳細な説明

### (度業上の利用分野)

この発明は、半導体チップを禁電器収上に接続 固定してなる、チップオンボード構成の半導体素 子に関する。

### (従来の技術)

従来のチップオンボード(C. O. B)構成の半導体電子は、第8階級、のに示すように、セラミックやガラス・エボキシ樹脂などからなる基礎21上に、半 体チップ22を直接ダイボンドにより間

着し、数単導体チップ22のボンディングパッドと 前記基板21上に形成した幕電パターンとをボンディングワイヤ23で接続したのち、対止戦闘24ある いはキャップ25で対止を行っている。また基板21 上には必要に応じ他のチップ部品26が搭載されている。

### (発明が解決しようとする問題点)

ところが、世来のチップオンボード構成の半年 体電子は、基板上に半年体チップを1個づつ平面 的に配置しているため、多数の半導体チップを基 板上に搭電する場合は、半導体チップ数分の面積 を必要とし、高実施密度が得られないという問題 点があった。

本発明は、従来のチップオンボード構成の半導体常子のかかる問題点を解決するためなされたもので、高実装密度を有するチップオンボード構成の半導体素子を提供することを目的とするもので

# (問題点を解決するための手段及び作用)

上記問題点を解決するため、本発明は、搭載基

版に第1 半球体チップをダイボンドにより固要 し、拡第1の半導体チップ上に第2 半導体チッ プを立体的に配置して、各半導体チップをそれぞ れ搭載器板上の導電パターンに接続すると共に、 各半導体チップを封止して半導体素子を構成する ものである。

このように構成することにより、2個の半導体 チップを立体的に実装され、1チップ当たりの実 装両様の縮小化が計れ、高密度実装が可能となる。 (実施例)

以下実施例について設明する。第1回は、本発明に係る半導体素子の第1実施例を示す新聞図である。この実施例は、セラミック中ガラス・エボキシ樹脂等からなる搭離基板1に第1の半導体チップ2をダイボンドにより固着し、拡チップ2のボンディングパッドと前記器最基板1上に形成した。第2でインをボンディングワイヤ3を用いては減したのちセラミック。ガラスエボキシ樹脂などからなるキャップ4を減せて基板1に接着し、対止を行う。

キップもと、版キャップも上にダイボンディンダ して設置した第2半導体チップ5とに第2のキャップ9を被せて基板1に接着し、これらを一体的 に対止するものである。

第3回は、本発明の第3実施例を示す新面面である。この実施例は搭配基板1に第1の半導体チップ2をダイボンドで固考し、拡チップ2のボンディングパッドと搭取基板1上に形成した専電パターンとをボンディングワイヤ8で接続したのち、対止例距をボッティングして対止部10を形成する。なお、このボッティングによる対止部10を形成する。

次いでポッティング対止部10の上面に第2半導体チップ5をダイボンドにより固着したのち、放チップ5のボンディングパッドと基板1の課電パターンとをボンディングワイヤ6で接続し、更に第1半導体チップ2に施した対止部10と、前記第2半導体チップ5とを一体的に対止するように、対止樹脂をポッティングして対止部11を形成し、半導体素子を接収するものである。

次いで約記キャップ《上に第2 半導体チップ 5 モダイポンドにより囲着し、該第2 半導体チップ プ5 のポンディングパッドと高級1上 導電パク ーンとモボンディングワイヤ 6 で接続し、最後に エポキシ、ポリイミド、シリコン系などの対土樹 踏を、第1 半導体チップ2 を対止したキャップ 4 及びその上に製置した第2 半導体チップ5 の全体 を対止するようにポッティングして対止部 7 を形成し、チップオンボード構成の半導体素子を検皮 する。 8 は基板1上に接続固定した他のチップ部 品である。

このように接成することにより、1個の半単体 テップ取付回機に対して2個の半単体チップを搭 載することができ、高実装密度が得られる。

第2回は、本発明の第2支施例を示す新回回で ある。この実施例は、第1回に示した実施例にお ける対止樹脂のボッティングにより形成した対止 部7で第2年遅休チップを対止する代わりに、キ ナップを用いて対止したものである。すなわち、 図示のように、第1年遅休チップ2を対止したキ

第4回は、本発明の第4実施例を示す新図回である。この実施例は、上記各実施例と同様に、協 電話級1に第1半導体チップ2をダイボンドによ り回着し、放チップ2のボンディングパッドと花 板1の運電パターンとをボンディングワイヤ3で 接続したのち、このボンディングワイヤ3を含め た第1半導体チップ2より若干高さを大 に形成した四角形状の枠を、第1半導体チップ2 を囲むように基板1上に載置して接着する。

次いで放粋12上に第2半環体チップ5をダイボンドにより接着し、放チップ5と基板1とをポンディングワイヤ6で接続したのち、前記枠12及び第2半導体チップ5を含めて対止するように対止 掛難をポッティングして対止部13を形成する。

この実施例では封止工程が一面で済むという利 点がある。

第5回は、本発明の第5実施例を示す新面図で ある。こ 実施例では搭載蓄板1に第1半導体チ ップまをダイポンドにより図 して、該チップ2 と基板1の課電パターンとモボンディングワイヤ 3 で接続したのち、第1 半率 チップ2 上面に、 ボンディングワイヤ3に接触しないように、チップ 電型幅広面14'を有する地 性台板14を接合し、 坊台板14の幅広面14'に第2 半導体チップ5 を分 イボンドにより接合し、第2 半導体チップ5 と基 板1 とモボンディングワイヤ 6 により接続したの ち、第1 半導体チップ2 及び第2 半導体チップ5 モ共通に対止するように対止倒離モボッティング して対止部15を形成する。このように譲成した場合 合も一回の対止工程により対止部を形成すること ができる。

第6回は、本発明の第6実施例を示す断額図である。この実施例は、第1回に示した実施例と開 様に第1半導体チップ2に対止用キャップ4を被 せたのち、核キャップ4上に核キャップ4とほぼ 関一の外形を育するワイヤショート防止用枠16を 接着する。次いで核対止用キャップ4の上面に第 2半導体チップ5をダイボンドで接着したのち、 核チップ5のボンディングパッドと基板1の電極

グパッドと基板 L 上に形成された単電パターンと をポンディングワイヤ 3 で接続したのち、対止樹 踏をポッティングして対止部10を形成する。

次に、この対止部10の2倍以上の高さを有し、 上板18'の内面の一部から機能18'の内面を通り、 集製板18"の外面下端部に製る所定の厚電パター ン19を形成したキャップ18の上板18'の内面に第 2 半導体チップ 5 をダイボンドにより接着し、線 チップ 5 のボンディングパッドとキャップ18の内面に形成した運電パターン19とをボンディングワイヤ 6 で接続する。次にこのように構成したキャップ18を、的記事【半導体チップ 2 を共に、キャップ18の側板18"の外面変都に形成されている導電パターン19と基板1に形成されている導電パターン19と基板1に形成されている導体素子を構成するも である。

本発明は、上記各実施例に示したも に限らず、 例えば上記各実施例に示した第1半導体チップ及 び第1半導体チップに対する対止手段あ いはそ パターンとをボンディングワイヤ 6 で接続する。 この観ボンディングワイヤ 6 はワイヤショート助 止用件16で支持されるように配数される。次いで キャップ 4 及び第 2 半導体チップ 5 及び仲16 全 体を対止するように対止用樹脂をボッティングし て対止部17を形成する。

一般に2つの半導体チャプを立体的に配置した 場合賞さが高くなり、したがって第2チャプのボ ンディングパッドと基板の導電パターンとを接続 するボンディングワイヤの長さが長くなり、放り イヤとチャプエッジ間のショートが発生しやすく なるが、この実施例では、第2半導体チップ5の ボンディングパッドへ接続されるボンディングワ イヤ6は、ワイヤショート的止用枠16で保持され ているため、上記ワイヤショートの発生を有効に 防止することができる。

第7回は、本発明の第7実施例を示す断面図で ある。この実施例は、第3回に示した第3実施例 のように、体理基板1に第1半写体チップ2をダ イポンドにより観者し、はチップ2のポンディン

れら支持手段等は適宜組み合わせることができる。 (発明の効果)

以上実施例に基づいて最男したように、本発男によれば、複数個の半導体チップを搭載基板上に立体的に配数したので、1チップ当たりの所要面積を減少させ、高実装密度のチップオンボード構成の半導体素子を得ることができる。


### 4. 図面の簡単な説明

第1回乃至第7回は、それぞれ本発明の第1乃 至第7実施例を示す新聞図、第8回はW. のは、 従来のチップオンボード構成の半導体素子の構成 例を示す新聞図である。


図において、1 は搭載基板、2 は第1半導体チップ、3,6 はボンディングワイヤ、4,9 はキャップ、5 は第2 半導体チップ、7,10,11,13,15,17は対止部、8 はチップ部品、12は枠、14は台板、16はワイヤショート防止用 、18はキャップ、19は再電バターン、20はハンダを示す。

作出戦人 オリンパス先 工業株式会社 代理人弁理士 最 上 健 協っ。


# 特開昭63-128736(4)




# 第2図




第3図




# 第 4 図




# 第5図



第6図



# 第7図



第8図

